基于TSV的三维堆叠集成电路的可测性设计与测试优化技术
内容简介：本书首先对3D堆叠集成电路的测试基本概念、基本思路方法, 以及测试中面临的挑战进行了详细的论述; 讨论了晶圆与存储器的配对方法, 给出了用于3D存储器架构的制造流程示例; 详细地介绍了基于TSV的BIST和探针测试方法及其可行性; 此外, 本书还考虑了可测性硬件设计的影响并提出了一个利用逻辑分解和跨芯片再分配的时序优化的3D堆叠集成电路优化流程; 最后讨论了实现测试硬件和测试优化的各种方法。
登录后可荐购