芯片设计—CMOS模拟集成电路版图设计与验证—基于Cadence IC 6.1.7
内容简介：本书聚焦CMOS模拟集成电路版图设计领域，从版图的基本概念、设计方法和EDA工具入手，介绍了CMOS模拟集成电路版图规划、布局、设计到流片的全流程；详细地介绍了目前主流使用的模拟集成电路版图设计和验证工具——Cadence IC 6.1.7与Siemens EDA Calibre Design Solutions(Calibre)；也介绍了Calibre DRC、LVS规则的基本语法，同时展示了运算放大器、带隙基准源、低压差线性稳压器、模—数转换器等典型模拟集成电路版图的设计实例；并结合实例对LVS验证中的典型案例进行了归纳和总结；最后对集成电路设计使用的工艺设计工具包内容及参数化单元建立方法进行了讨论。
登录后可荐购