📖 书目详情
使用SystemVerilog进行RTL建模：基于SystemVerilog的ASIC与FPGA设计
| 著者 | (美)斯图尔特·萨瑟兰著 |
| ISBN | 9787030816894 |
| 中图分类 | TP312.8VH 自动化技术、计算机技术 |
| 学科分类 | 工学 |
| 版次 | 第1版 |
| 出版社 | 科学出版社 |
| 丛书名 | 数字IC设计工程师丛书 |
| 出版年 | 2025 |
| 页码 | 12422页 |
| 价格 | ¥98.00 |
| 可推荐册数 | 请登录后查看 |
| 核心评分 |
8.5/10
|
📝 内容简介
本书首先阐述SystemVerilog与传统Verilog的区别，以及其在仿真和综合中的作用，并对RTL和门级建模等抽象级别进行定义；接着深入探讨多种数据类型，包括线网和变量类型、用户自定义类型等，详细说明其使用方法和注意事项；对于运算符和编程语句，本书也进行了全面讲解，强调如何正确使用它们编写可综合的RTL模型。
🏛️ 本馆馆藏信息
本馆暂无该书的馆藏记录，可在线借购