📖 书目详情
CMOS模拟集成电路版图设计与验证—基于Cadence IC 6.1.7
| 著者 | 陈铖颖[等]编著 |
| ISBN | 9787111800354 |
| 中图分类 | TN432.02 电子技术、通信技术 |
| 学科分类 | 工学 |
| 版次 | 第1版 |
| 出版社 | 机械工业出版社 |
| 丛书名 | 半导体与集成电路关键技术丛书:版图设计系列 |
| 出版年 | 2026 |
| 页码 | 322页 |
| 价格 | ¥129.00 |
| 可推荐册数 | 请登录后查看 |
| 核心评分 |
8.7/10
|
📝 内容简介
本书以模拟集成电路版图设计与验证的EDA工具为对象，介绍了Cadence IC 6.1.7版图设计工具与Siemens EDA Calibre版图验证工具，之后讨论了Calibre DRC、LVS规则的基本语法，同时展示了模拟集成电路版图设计、验证的基本流程，最后以运算放大器作为实例，分析了版图规划、布局及布线的基本方法，使读者深刻了解CMOS模拟集成电路版图EDA工具的操作和基本流程。
🏛️ 本馆馆藏信息
本馆暂无该书的馆藏记录，可在线借购